関西大学　システム理工学部　電気電子情報工学科
情報回路システム研究室　

自己組織化マップ（Self-organizing map: SOM）の応用と
ハードウェア・アクセラレータに関する研究

１．各種認識用 SOM
アルゴリズム開発

２．各種認識システム
（SOM の応用）

３．ハードウェア実装用
SOM アルゴリズム開発

４．ハードウェアSOM
（SOM アクセラレータ）

１．各種認識用 SOM アルゴリズム開発

• 静止画，静的ベクトル認識用 SOM-Hebb ベクトル分類器

  

• 静止画⇒特徴ベクトル変換

  

• SOM-SOM-Hebb ダイナミックベクトル分類器

  

• クラス SOM ベクトル分類器

  

２．各種認識システム

• 自律移動ロボットの位置認識

  
  • "SOM-Based Vector Recognition with Pre-Grouping Functionality"
  
  
  

  • ひらがな指文字認識システム

  
  
  

  • FPGA に実装した American Sign Language (ASL) 認識システム

    • "Novel FPGA Implementation of Hand Sign Recognition System with SOM-Hebb Classifier"
    • "Off-Chip Training with Additive Perturbation for FPGA-Based Hand-Sign Recognition System"
  
  
  

  • ダイナミック・ジェスチャ認識システム

    • "Dynamic Gesture Recognition System with Gesture Spotting Based on Self-Organizing Maps"
    
  
  
  

  • 脳波を用いた顔ジェスチャ認識システム

    • "Electroencephalogram-Based Facial Gesture Recognition Using Self-Organizing Map"
    
    G1: 目を開ける, G2: 目を閉じる, G3: 目を開けて右の歯を食いしばる,
    G4: 目を開けて左の歯を食いしばる, G5: 目を大きく見開く,
    G6: 目を閉じて右の歯を食いしばる, G7: 目を閉じて左の歯を食いしばる
    
  ページのトップへ戻る

  ３．ハードウェア実装用 SOM アルゴリズムの開発

  • パルス信号の周波数や位相で数値を表し，位相同期ループ（Phase-locked loop: PLL)， 周波数同期ループ（Frequency-locked loop: FLL）を演算素子とした SOM アーキテクチャ

    

  • ネスト構造の SOM アーキテクチャ

    

  • パイプライン処理による高速 SOM アーキテクチャ

    

  • 近傍関数の改良／ディザリングによるステップ近傍関数の改良

    
  ページのトップへ戻る

  ４．ハードウェア SOM （SOM アクセラレータ）

  • 入れ子構造アーキテクチャ・ハードウェア SOM

    • "Place-and-Route Analysis of FPGA Implementation of Nested Hardware Self-Organizing Map Architecture"
    • "Hardware Self-Organizing Map With Dithered Step Neighborhood Function"
    • "多次元ベクトル用パイプライン自己組織化マップハードウェア"
    ハードウェア SOM （vcu128/xcvu37p FPGA）
    ソフトウェア SOM （i9-14900K）
    
  
  

  • 周波数変調パルスと周波数同期ループ（Frequency-locked loop: FLL）を演算素子に用いたSOM

    • "Hardware Self-Organizing Map Based on Digital Frequency-Locked Loop and Triangular Neighborhood Function"

  • 近傍関数を改良したハードウェア SOM

    • "Improved Learning Performance of Hardware Self-Organizing Map Using a Novel Neighborhood Function"

  • 位相変調パルス信号と位相同期ループを演算素子に用いた SOM/WTA ネットワーク

    • "Scalable Hardware Winner-Take-All Neural Network with DPLL"
    • "FPGA implementation of self organizing map with digital phase locked loops"