関西大学　システム理工学部　電気電子情報工学科
情報回路システム研究室　

過去の研究　いろいろ

CMOS 回路データ伝送における電力低減

• "Low-Power Wiring Method for Band-Limited Signals in CMOS Logic Circuits by Segmentation Coding with Pseudo-Majority Voting"
• "分割符号化により消費電力を低減するCMOS 論理回路データ伝送手法"

ダイレクト・ディジタル周波数シンセサイザ

• "台形波加算による高精度正弦波近似を用いた位相振幅変換回路"
• "最適化した線形近似回路と補正ROM を用いたPAC"
• "ROM-Less Phase to Amplitude Converter Using Sine Wave Approximation Based on Harmonic removal from Trapezoid Wave"

ハードウェア向け各種認識システム

• "ハードウェア向き指文字認識アルゴリズム"
• "Hardware Feedback Self-Organizing Map and Its Application to Mobile Robot Location Identification"
• "ハードウェア実装向きデータ分類アルゴリズム"
• "二つの超音波センサと組合せ論理回路を用いたカテゴリー判別システム"
• "超音波センサと組合せ論理回路による素材判別システム"
• ""

ハードウェアニューラルネットワーク

• "A digital hardware pulse-mode neuron with piecewise linear activation function"
• "パルス位置変調を用いた多層ニューラルネットワーク"
• "A New Digital Pulse-Mode Neuron With Adjustable Activation Function"
• "周波数変調パルスと多数決ニューロンによる学習機能付き多層ニューラルネットワーク"
• "Frequency-Based Multilayer Neural Network with On-Chip Learning and Enhanced Neuron Charactersitics"
• "ハードウェア化に適した学習機能付き3値多層ニューラルネットワーク"
• "Multilayer Neural Network with Threshold Neurons"

Wafer Scale Integration

• "Interference Cancellation with Interpolated FFT"
• "An Architecture for WSI Rapid Prototyping"
• "A Radix-8 Wafer Scale FFT Processor"

ディジタル位相同期ループとその応用

• "適応型２値量子化位相周波数比較器によるＤＰＬＬの特性改善"
• "ノッチ周波数特性を持つＤＰＬＬを用いた干渉波抑圧"
• "A Digital Frequency Synthesizer with a Phase Accumulator"
• "Performance Improvement of All Digital Phase-Locked Loop with Adaptive Multilevel-Quantized Phase Comparator"
• "A Digital Phase-Locked Loop with a Low Frequency Clock"
• "ディジタル位相同期ループを用いた網同期構成に関する研究"
• "広帯域ディジタル位相同期ループ"